SMALL 분류 전체보기50 xilinx - Content-Addressable Memory ( CAM ) Xilinx : Content-Addressable Memory ( CAM ) / TCAM 문서 : XAPP1151 Source file : RTL ( Verilog / VHDL ) 2016. 4. 20. xilinx - quad port ram quad port ram : 참조 문서 : xapp228 기본적으로 2가지 방법 : 1. dual port bram 을 2배로 사용하여, 구성. 장점 : freq. 저하가 없다. 단점 : resource 를 2배로 사용. 2. xapp228 처럼, dual clock을 사용하여 구성. 장점 : resource 낭비가 없음. 단점 : freq. 가 문제가 될수 있음. RTL source : quad port ram ( Verilog ) 2016. 4. 20. CRC verilog / VHDL crc 변환 to verilog / VHDL http://outputlogic.com/?page_id=321 input [data_width:0] data_in, input crc_en, output [crc_width:0] crc_out, input rst, input clk http://www.easics.com/webtools/crctool function [31:0] nextCRC32_D256; (output) 반전 필요. input [255:0] Data; input [31:0] crc; 시작시, FFFFFFFF 2016. 4. 15. 제이슨므라즈 히트송 묶음. jason mraz hit song ~ 2016. 4. 14. 이전 1 ··· 8 9 10 11 12 13 다음 LIST
