SMALL bit sum1 bit sum (verilog) data_width 만큼의 데이터가 있을때, 각 data의 bit의 합을 계산할때, 각bit의 add를 아래와 같이 나타낼수 있음. input data (wd_data[DATA_BIT:0])가있을때, DATA_WIDTH는 DATA_BIT의 log2 값. integer i; reg [DATA_WIDTH:0] cnt_data_bit ; always@* begin cnt_data_bit = 'h0; for ( i=0; i 2016. 11. 11. 이전 1 다음 LIST